described in sper. ⑩日本国特許庁(JP) 8/747928

砂公開特許公報(A)

昭62-86715

@Int_Cl_4

識別記号

庁内整理番号

60公開 昭和62年(1987)4月21日

21/28 H OI L // H 01 L 21/88 7638-5F 6708-5F

審査請求 未請求 発明の数 1 (全3百)

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 62-86715 (A)

(43) 21.4.1987 (19) JP


(21) Appl. No. 60-227153 (22) 11.10.1985

(71) MATSUSHITA ELECTRONICS CORP (72) TAKASHI TSUKURA

(51) Int. Cl⁴. H01L21/28//H01L21/88

PURPOSE: To form a contact hole part in a tapered shape as well as to prevent the increase in wiring resistance and the generation of breakage of wire by a method wherein, after the contact region insulating film layer of the prescribed pattern and a photoresist mask have been formed on a substrate, the insulating layer is etched to its intermediate thickness, then a photoresist film is removed, a polycrystalline silicon layer is formed on the whole surface, the whole surface of said polycrystalline silicon layer is etched, a photoresist mask is formed, and then a contact hole is perforated on the insulating film.

CONSTITUTION: After a thick oxide film 2 has been formed on a semiconductor substrate 1, an impurity region 3 having the conductive type reverse to that of the semiconductor substrate is formed. Then, a transistor gate, consisting of polycrystalline silicon or a high melting point metal and the like, a first wiring layer 4 are formed, and subsequently, an interlayer insulating film 5 and the mask pattern, to be used for formation of the first contact hole on the surface of the insulating film 5, are formed. Then, said interlayer insulating film 5 is etched to the depth of about one half of the thickness of the insulating film 5, and the photoresist mask 6 is removed. Subsequently, when an etching is performed on the whole surface after a polycrystalline silicon layer 8 has been formed on the whole surface, a polycrystalline silicon of the width of ΔW corresponding to the thickness of the interlayer insulating film 5 can be left on the edge part of the contact hole and the stepped part of the interlayer insulating film.



細

1、発明の名称

半導体装置の製造方法

2 、特許請求の範囲

半導体基板上に、所定パターンのコンタクト領 域を形成したのち、との領域をおかって絶縁膜層 を形成し、次に、コンタクトホール形成用第1の ホトレジストマスク を形成し、上記絶縁膜層をそ の中間厚の深さまで異方性エッチし、第1のコン タクトホールを形成したのち、上記第1のホトレ **ジストマスクを除去し、全面に多結晶シリコン層** を形成し、次いで、ガスプラズマにより、上記多 結晶シリコン層を全面エッチし、上記第1のコン メクトホールエッジ 部かよび上記 絶縁膜ステップ 都に上記多結晶シリコン層を残し、使いて、コン メクトホール形成用第2のホトレジストマスクを 形成し、符び、上記第1のコンタクトホール部に 残る上記絶珠峡に第2のコンタタトホールをエッ チングで関口形成する工程をそなえた半導体装置

3、発明の詳細な説明

産業上の利用分野

本発明は、半導体集験回路におけるコンメクト ホールの形成方法に関するものである。

従来の技術

従来、半導体集費回路において、コンタクトホ ール形成工程と配線層下地平担化工程とを別々に 行りのが一致的である。

発明が解決しようとする問題点.

ところが、半導体集積回路においては、コンダ クトホールエッジ部や、配線層下地酸化鉄ステッ プ部での配線の断線や、配線層形成時でのエッチ 残り等によるショートが生じやすく、良好な配線 層を形成することが困難となる。

問題点を解決するための手段

本発明は、上述の配線層のコンタクトホール部 での断線の可能性を小さくするテーパー形状を有 **するコンタクトホールの形成方法を提供するもの** で、長約すると、半導体基板上に、所定パターン のコンメクト領域を形成したのち、この領域をお

http://jupiter:

WEST





Document Number 1

Entry 1 of 1

File: DWPI

Apr 21, 1987

DERWENT-ACC-NO: 1987-147926

DERWENT-WEEK: 198721

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Mfg. semiconductor device with improved wiring reliability - by forming contact hole in taper state and wiring ground insulation layer

gradually to improve flatness NoAbstract Dwg 1/2

PATENT-ASSIGNEE: MATSUSHITA ELECTRIC WORKS LTD[MATW]

PRIORITY-DATA:

1985JP-0227153

October 11, 1985

1985JP-0227155

October 11, 1985

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 62086715 A

April 21, 1987

N/A

004

N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-NO

JP62086715A

October 11, 1985

1985JP-0227155

N/A

INT-CL (IPC): H01L 21/28

ABSTRACTED-PUB-NO: EQUIVALENT-ABSTRACTS:

TITLE-TERMS:

MANUFACTURE SEMICONDUCTOR DEVICE IMPROVE WIRE RELIABILITY FORMING CONTACT


HOLE TAPER STATE WIRE GROUND INSULATE LAYER GRADUAL IMPROVE FLAT

NOABSTRACT

DERWENT-CLASS: L03 U11

CPI-CODES: L04-C13A;

EPI-CODES: U11-C05D4;



Help

Logout



Image is not available for patent JP362086715A

19日本国特許庁(JP)

10 特許出願公開

⑩ 公開特許公報(A)

昭62-86715

@Int,Cl.4

⑪出 顋 人

識別記号

庁内整理番号

母公開 昭和62年(1987)4月21日

H 01 L 21/28 // H 01 L 21/88 7638-5F 6708-5F

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称 半導体装置の製造方法

②特 顧 昭60-227153

登出 顧 昭60(1985)10月11日

砂発明者 津倉

門真市大字門真1006番地 松下電子工業株式会社内

松下電子工業株式会社 門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男 外1名

明 和 1

: 発明の名称

半導体装置の製造方法

2、特許請求の範囲

半導体基板上に、所定パターンのコンタクト領 域を形成したのち、この領域をおおって絶縁勝層 を形成し、次に、コンタクトホール形成用第1の ホトレジストマスクを形成し、上記絶嶽陽層をそ の中間厚の深さまで異方性エッチし、第1のコン タクトホールを形成したのち、上記第1のホトレ **ジストマスクを除去し、全面に多糖品シリコン層** を形成し、次いで、ガスプラズマにより、上記多 結晶シリコン層を全面エッチし、上記第1のコン タクトホールエッジ部かよび上記絶象膜ステップ 部に上記多結晶シリコン層を残し、続いて、コン タクトホール形成用第2のホトレジストマスクを 形成し、再び、上記第1のコンタクトホール部に 残る上記絶縁膜に第2のコンタクトホールをエッ チングで関口形成する工程をそなえた半導体装置 の製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は、半導体集 後回路におけるコンタクト ホールの形成方法に関するものである。

従来の技術

従来、半導体集積回路において、コンタクトホール形成工程と配線層下地平担化工程とを別々に 行うのが一般的である。

発明が解決しようとする問題点

ところが、半導体集積回路にかいては、コンタクトホールエッツ部や、配線層下地酸化膜ステップ部での配線の断線や、配線層形成時でのエッテ 残り等によるショートが生じやすく、良好な配線 層を形成することが困難となる。

問題点を解決するための手段

本発明は、上述の配線層のコンタクトホール部での断線の可能性を小さくするテーパー形状を有するコンタクトホールの形成方法を提供するもので、要約すると、半導体蓄板上に、所定パターンのコンタクト領域を形成したのち、この領域をおかって絶縁観層を形成し、次に、コンタクトホー

特開昭62-86715(2)

作用

とのような本発明の構成により、コンタクトホール部がテーパー状に形成でき、また配練層下地 ・心線膜ステップ部での急峻な新差を回避し、平担 度の向上ができ、配線抵抗の増加、新線を防止で きる。

突施例

発明の効果

と、コンタクトホールエッジ部かよび層間絶縁膜 ステップ部に简層間絶縁膜6の厚準に相当する ΔΨの幅の多結晶シリコンが残る。次に関ロマより 2ΔW小さなコンタクトホールを形成するための第 2のホトレジストマスク10を形成し、再び、 CHP;とOzガスプラズマにより、前記層間絶縁膜もの 残り釣半分の厚さをエッチし、第2図(の)のように、 第2のコンタクトホール11を形成する。との際、 第1.第2のコンタクトホール間のステップ部に は多結晶シリコン残存層9が形成される。 このの ち、との多結晶シリコン残存層8の表面を一部酸 化し、多結晶シリコン酸化膿12を形成してアル ミニウムによる第2の配験用13をホトリソグラ フィー工程により形成したものが第1回の半導体 **装度である。上記例では、第1の多結系配線層4** へるコンダク・ナータラ茂は、伊テンでのないが、 この場合も、上記例の場合と開機化形成できる。

本発明の方法によれば、コンタクトホール部が テーパー状に形成でき、またコンタクトホール形

本希明の実施例をシリコン基板へのコンタクト ホールを形成し、アルミニウム配線を形成する場 合を例にして第1図の新剛図かよび第2図(a)~(o) の工程収断面図により、以下に説明する。まず家 2図(4) に示すように半導体基板1上に、選択酸化 法により、フィールド酸化胰と呼ばれる厚い酸化 駅 2 を形成したのち、前記半導体基板と反対の伝 導型の不執物領域3を形成する。次に多結晶シリ コンあるいは高離点金属等によるトランジスタゲ ートおよび第1の配練層4を形成し、続いて層間 絶象膜をおよびその表面に第1のホトレジストマ スク6により第1のコンタクトホール形成用マス スパターンを形成したのち、CRFsと02ガスプラズ マにより前記層間絶縁膜5をその厚みの約半分の 及さまでエッチし、ホトレジストマスクロを除去 する。とれにより実際のコンタクトホールより大 きい閉口部の第1コンタクトホールでが異方性の 形状で形成される。続いて第2図(b)に示すように 多結晶シリコン着きを全面に形成したのち、CC &4 ガス系によるガスプラズマにより全面エッチする

成用ホトレジストマスクの合わせマージンが向上でき、マスク関口部よりも小さなコンタクトホールが形成できる。さらに、層間絶縁膜のステップ部もテーパー状に形成できるので、平担度の向上ができ、配縁のコンタクトエッジ部での配線抵抗の増加、断線等を防止し、配線平担度の向上により配線信頼性の向上を図ることが可能となり、半導体装置の品質を著しく高める効果がある。

4、図面の簡単な説明

第1図は本発明実施例の方法によって得られた 半導体装置の断面図、第2図(4)~(c)は本発明の半 導体装置の製造方法を示す工程順の断面図である。

1 ……半導体基板、2 ……フィールド酸化膜、3 ……不能物質域、4 ……多結晶シリコンあるい は高離点金額による第1の配練質、5 ……智助絶 ほほ、6 ……ファンシス・マステ、ア……男・コ ンタクトホール、8 ……多結晶シリコン、9 …… 多結晶シリコン残存限、1 0 ……ホトレジストマ スク、1 1 ……第2 コンタクトホール、1 2 …… 多時氏シリコン上の数化準、1 3 …… アンミニニ

分 分開報 62-86715 (3)

ムによる第2の配練層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名

第 1 固

